SystemVerilogによるモデリングと論理合成 - ハードウェア記述言語による回路設計の基礎